Die stetige Weiterentwicklung der Computertechnik verlangt nach einem tiefen Verst盲ndnis der zugrunde liegenden Architekturen, Programmiermodelle und Optimierungsstrategien anhand einer praxisnahen Umsetzung eines RISC-V-Prozessors in VHDL.
Ziel ist es, theoretisches Wissen mit praktischen Erfahrungen zu verbinden. Die Studierenden erwerben nicht nur ein solides Verst盲ndnis f眉r Befehlssatzarchitekturen (RISC vs. CISC), Mikroprogrammierung und Speicherhierarchien, sondern lernen auch, wie sich diese Konzepte in der Realit盲t anwenden lassen 鈥� etwa durch die architekturbezogene Analyse von Maschinenbefehlen.
Alle zus盲tzlichen Informationen, Versuche und die Zuweisung der Laborgruppen werden 眉ber den des Labors durchgef眉hrt.
Das Labor wird von Marcel Rie脽 geleitet.
Die Terminvergabe wird 眉ber Moodle durchgef眉hrt. Die Labore finden w枚chentlich statt, beginnend in der Woche 28.04.25 - 02.05.25.
